디지털회로실험 예비보고서-산술논리 연산 장치 > 석박사논문

본문 바로가기



석박사논문

디지털회로실험 예비보고서-산술논리 연산 장치

페이지 정보

작성일18-03-04 00:24

본문




Download : 디지털회로실험 예비보고서-산술논리 연산 장치.hwp





출력은 레지스터 내에 있는 결과와, 수행된 연산이 성공적이었는지에 관한 상태를 알려
주는 값들로 구성된다
일반적으로 ALU는 입력된 연산자와, 현재 더해지고 있는 연산자, 누산기에 저장된 결과,
그리고 시프트된 결과들을 저장하기 위한 공간을 가지고 있다. 몇몇 프로세서들에서는 ALU가 연산장치(AU)와 논리장치(LU)의 두
부분으로 나뉘어져있는 경우도 있다.
(a) (덧셈)
(b) (캐리를 갖는 덧셈)
(c) (B의 1의 보수를 갖는 덧셈)
(d) (뺄셈)
(e) (A의 전달)
(f) (A을 1만큼 증가)
(g) (A을 1만클 감소)
여기서 다섯 번째 전달연산의 경우는 두 가지의 경우의 수가 있다. ALU 내의 비트의 …(省略) 흐름과,
그 안에서 수행된 연산들은 게이트 회로에 의해 통제되는데, 게이트 회로는 다시 각 연산
코드에 대해 특별한 알고리즘이나 순서를 사용하는 순차 논리 장치에 의해 통제된다
연산장치 내에서 곱셈이나 나눗셈은 일련의 덧셈이나 뺄셈 그리고 자릿수를 이동하는
방법(shift) 등을 통해 이루어지며, 음수를 표현하는 방법에도 여러 가지가 있다.

기능선택
출 력
기 능
s2
s1
s0
Cin
0
0
0
0
F 〓 A

0
0
0
1
F 〓 A+1

0
0
1
0
F 〓 A+B

0
0
1
1
F 〓 A+B+1

0
1
0
0
F 〓 A-B-1

0
1
0
1
F 〓 A-B

0
1
1
0
F 〓 A-1

0
1
1
1
F 〓 A

1
0
0
X
F 〓 A∨B
OR
1
0
1
X

XOR
1
1
0
X
F 〓 A∧B
AND
1
1
1
X

NOT



[그림 . 산술논리연산장치 회로도]


[그림 . ALU에서의 산술 연산 실행 ]


(2) 산술 연산 장치
가) 내부는 기본적으로 전 가산기로 구성되어 있으며, 이를 이용하여 가산 및 감산을 수행함.
나) 산술 연산 장치 구성 : 전 가산기 회로를 이용한 병렬 가산기로 구성됨,
다) 다음 7가지의 산술연산이 가능하다고 가정한다. 논리장치
내에서는 16개의 논리 연산중 하나가 수행될 수 있는데, 예를 들어 두 개의 연산자를
비교해서 서로 맞지 않는 비트가 어떤 것인지를 찾아내는 것 등이 그것이다.

디지털회로실험 예비보고서

( 산술논리연산장치)








과목명
:


담당교수
:


학번
:


전공
:


이름
:



:




■ 실험제목 : 산술논리연산장치

■ 관련theory
(1) ALU (arithmetic-logic unit) ; 산술논리 연산장치
ALU는 중앙처리장치의 일부로서 컴퓨터 명령어 내에 있는 연산자들에 대해 연산과 논리
동작을 담당한다. 또, 어떤 프로세서들은 1개 이상의 AU가 장착된
경우도 있는데, 예를 들어 고정 소숫점 연산을 위한 것과 부동 소숫점 연산을 위한 전용
AU를 별도로 두는 경우이다 (PC의 부동 소숫점 연산은 별도로 분리된 칩에 있는 부동
소숫점 처리장치(floating-point unit)에서 행해지는 경우도 있는데, 이것을 수치연산 보조
프로세서(numeric coprocessor)라고 부른다).
대체로 ALU는 입력과 출력을 위해 프로세서와 메인 메모리 그리고 입출력 장치에 직접
액세스를 하는데, 입력과 출력은 버스라고 부르는 전자적인 통로를 따라 흐르게 된다
입력은 연산코드(때론 줄여서 op code라 함)을 포함하고 있는 기계 명령어, 하나 또는
그 이상의 연산자 그리고 형식코드로 구성된다 연산코드는 수행해야 할 연산이 무엇인지를
ALU에게 알려주며, 연산자는 그 연산을 위해 사용된다 형식코드는 연산코드와 함께
결합되어, 연산의 대상이 고정 소숫점 형식인지, 부동 소숫점 형식인지를 알려준다. 즉 B〓0, Ci



디지털회로실험 예비보고서-산술논리 연산 장치
디지털회로실험 예비보고서-산술논리 연산 장치




%20예비보고서-산술논리%20연산%20장치_hwp_01_.gif %20예비보고서-산술논리%20연산%20장치_hwp_02_.gif %20예비보고서-산술논리%20연산%20장치_hwp_03_.gif %20예비보고서-산술논리%20연산%20장치_hwp_04_.gif %20예비보고서-산술논리%20연산%20장치_hwp_05_.gif %20예비보고서-산술논리%20연산%20장치_hwp_06_.gif
실험결과/전기전자






디지털회로실험 예비보고서-산술논리 연산 장치 , 디지털회로실험 예비보고서-산술논리 연산 장치전기전자실험결과 , 디지털회로실험 예비보고서-산술논리 연산 장치
디지털회로실험,예비보고서-산술논리,연산,장치,전기전자,실험결과




Download : 디지털회로실험 예비보고서-산술논리 연산 장치.hwp( 17 )


설명
순서

다.

석박사논문 목록

게시물 검색


해당 레포트자료의 저작권은 각 레포트업로더에게 있습니다.
bene 은 통신판매중개자이며 통신판매의 당사자가 아닙니다.
따라서 상품·거래정보 및 거래에 대하여 책임을 지지 않습니다.

Copyright © bene.co.kr All rights reserved.
상단으로
모바일 버전으로 보기